Anche le tecnologie di risparmio energetico già presenti nelle APU Llano sono state riviste, sia per migliorarle sia per adattarle alla particolare architettura di Trinity, che abbiamo descritto prima. Rispetto alla soluzione precedente ritroviamo quindi il rail VDD condiviso, ma adesso ad esempio la possibilità di entrare in stato di risparmio energetico di tipo Core C6 non riguarda più i singoli core, bensì i singoli moduli, visto che come ricordiamo Trinity prevede più moduli composti ciascuno da due unità per i calcoli sugli interi, con una terza unità per quelli in virgola mobile e che ciascun modulo così composto è poi visto dal sistema operativo come due core. Ritroviamo anche il rail VDDNB, condiviso tra CPU, GPU, modulo UVD, controller della memoria e Northbridge, con la possibilità di gestire dinamicamente sia la tensione sia la frequenza di clock. La prima sarà impostata automaticamente a seconda dello stato nel quale si trovano tutti i componenti che condividono il canale, mentre la frequenza sarà regolata in base ai carichi di lavoro, sempre di tutti i componenti condivisi. Il motore UVD3 per il decoding hardware dei filmati compressi è invece sfruttato al fine di gestire la riproduzione video mantenendo il più possibile la componente CPU in idle. Per il core grafico ritroviamo lo stesso meccanismo già presente in Llano, che prevede lo spegnimento se l'intervallo di idle rilevato risulta superiore a quello massimo previsto.
Qualche novità infine è stata anche introdotta per quanto riguarda la gestione del display. Al fianco delle soluzioni già viste per Llano ce ne sono di nuove. Tra le prime rientra l'Adaptive Backlight Modulation che, tramite un'analisi dell'immagine riprodotta a schermo, riduce gradualmente l'intensità della retroilluminazione aumentando però la chiarezza dei singoli pixel, in modo tale da ridurre il consumo complessivo dello schermo mantenendo al contempo l'immagine percepita il più possibile vicina all'originale. Tra le seconde invece c'è la capacità di gestire il refresh di una schermata video statica utilizzando un singolo canale DRAM. Inoltre è stata incrementata la capacità di buffering on-chip della memoria destinata al display.
L'uso del power gating è stato esteso al controller di memoria ed ai controller PCI-E e Display PHY. Inoltre è stata incrementata l'efficienza dell'interfaccia dei regolatori di tensione SVI-2. Grazie a tutti questi ritocchi e alle nuove tecnologie aggiuntive, stando a quanto afferma AMD, la potenza media assorbita dal sistema passando dalla piattaforma Llano a quella Trinity in differenti scenari di utilizzo è significativamente diminuita, con un'ovvia ricaduta sull'autonomia dei notebook dotati della nuova APU.